

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

application of: MIURA, Kzutaka

Group Art Unit: 2812

Date: August 29, 2003

Serial No.: 10/604,866 Examiner: To Be Assigned

Filed: August 22, 2003 Confirmation No.: 1865

For. METHOD OF MANUFACTURING A SEMICODNUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-253234, filed August 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

William G. Kratz, Jr. Attorney for Applicant Reg. No. 22,631

WGK/xl Atty. Docket No. **030983** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850

PATENT TRADEMARK OFFICE

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出 願 番 号

Application Number:

特願2002-253234

[ST.10/C]:

[JP2002-253234]

出 願 人
Applicant(s):

富士通株式会社

2002年12月 6日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-253234

【書類名】

特許願

【整理番号】

0240853

【提出日】

平成14年 8月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

H01L 27/768

【発明の名称】

半導体装置の製造方法

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富土通

株式会社内

【氏名】

三浦 一隆

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】

03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【包括委任状番号】 9704683

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】半導体基板の上方に第1絶縁層を形成する工程と、

前記第1 絶縁層上方に第1 の導電層、酸化物誘電体層、第2 の導電層を順に形成する工程と、

前記第2の導電層、前記酸化物誘電体層、前記第1の導電層をパターニングすることにより、前記第2の導電層からなる上部電極、前記酸化物誘電体層からなる誘電体層、第1の導電層からなる下部電極を有するキャパシタを形成する工程と、

前記キャパシタ及び前記第1絶縁層の上方に第2絶縁層を形成する工程と、

前記第2絶縁層のうち前記上部電極の上にホールを形成する工程と、

前記半導体基板を加熱した状態で、活性化された酸素を前記ホールを通して前 記キャパシタに供給する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項2】前記酸素は、紫外線とマイクロ波のいずれかが照射されて活性 化されることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】前記半導体基板の加熱は、前記紫外線と前記マイクロ波のいずれかだけでなくヒーターによっても行われることを特徴とする請求項2に記載の半導体装置の製造方法。

【請求項4】前記紫外線の照射によって活性化された酸素は、酸素ラジカルであることを特徴とする請求項2に記載の半導体装置の製造方法。

【請求項5】前記キャパシタに酸素を供給するときに、前記半導体基板を加熱する温度は300~450℃の範囲内であることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。

【請求項6】前記酸素は、前記第2絶縁層の上方に不活性ガスとともに導入されることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造方法に関し、より詳しくは、キャパシタを有する半導体装置の製造方法に関する。

[0002]

【従来の技術】

電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ(FeRAM)が知られている。

[0003]

フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁層中に埋め込んだフローティングゲートを有し、記憶情報となる電荷をフローティングゲートに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁層にトンネル電流を流す必要があり、比較的高い電圧を必要とする。

[0004]

FeRAMは、強誘電体のヒステリシス特性を利用して情報を記憶する強誘電体キャパシタを有している。強誘電体キャパシタにおいて上部電極と下部電極の間に形成される強誘電体層は、上部電極及び下部電極の間に印加する電圧値に応じて分極を生じ、印加電圧を取り去っても分極を保持する自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができる。

[0005]

FeRAMは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書込ができるという利点がある。

[0006]

FeRAMのメモリセルに採用される強誘電体キャパシタは、例えば、図1に示すような工程によって形成される。

[0007]

まず、図1(a) に示すように、シリコン基板101を覆う第1層間絶縁層10

2上に第1金属層103、強誘電体層104、第2金属層105が形成される。 第1金属層103として例えばプラチナ層が形成され、強誘電体層104として PZTのような酸化物誘電体が形成され、さらに、第2金属層105としてイリ ジウムや酸化イリジウムが形成される。

[0008]

続いて、図1(b) に示すように、第2金属層105がパターニングされてキャパシタ Q_0 の上部電極105 a となり、続いて、強誘電体層104がパターニングされてキャパシタ Q_0 の誘電体層104 a となる。さらに、第1金属層103がパターニングされてキャパシタ Q_0 の下部電極103 a となる。

[0009]

次に、図1(c)に示すように、酸化シリコンよりなる第2層間絶縁層106によってキャパシタQ₀が覆われる。続いて、第2層間絶縁層106をパターニングすることにより、下部電極103aのコンタクト領域の上に第1コンタクトホールが形成され、さらに第1コンタクトホール内に導電プラグ107が埋め込まれる。ついで、第2層間絶縁層106のパターニングにより上部電極105aの上に第2コンタクトホール106aが形成された後に、第2コンタクトホール106aを通して上部電極105aに接続される上部電極引出配線(不図示)と、導電プラグ107に接続される下部電極引出配線(不図示)とが第2層間絶縁層106上に形成される。

[0010]

ところで、上部電極105aの上のコンタクトホール106aは、ドライエッチングを用いて形成されるために、そのドライエッチングによって強誘電体層104がダメージを受け、キャパシタ特性が劣化される。

[0011]

また、上部電極105 aとしてイリジウムや酸化イリジウムといった金属を用いると、この金属と強誘電体層104の界面において、強誘電体層104を構成するPZTの酸素が金属に吸収されてキャパシタの特性が悪くなり、とくに熱処理を伴う第2層間絶縁膜106の形成時には強誘電体層104内の酸素が上部電極105 aに吸収されやすくなる。

[0012]

そこで、コンタクトホール106aの形成後に、酸素雰囲気中にシリコン基板 101 を置き、基板温度を550 C程度に設定することにより、酸素がコンタクトホール106a を通して強誘電体層104 に供給され、キャパシタ Q_0 の特性が回復する。

[0013]

【発明が解決しようとする課題】

ところで、上部電極引出電極の微細化に伴って上部電極105a上のコンタクトホール106aもさらに小さくされる必要がある。

[0014]

しかし、コンタクトホール106aが小さくなると、コンタクトホール106aを通してキャパシタ Q_0 に供給される酸素の量も少なくなり、コンタクトホール106a形成のためのエッチングなどにより生じたキャパシタの酸素欠損を補えるほどの量の酸素が誘電体層104aに供給されなくなる。この結果、強誘電体層の質の改善が不十分になり強誘電体キャパシタの分極電荷量が低下し、メモリセルへの書込み、読出しに支障をきたす。

[0015]

本発明の目的は、酸化物誘電体層を有するキャパシタの特性をさらに改善する工程を含む半導体装置の製造方法を提供することにある。

[0016]

【課題を解決するための手段】

上記した課題は、半導体基板の上方に第1絶縁層を形成する工程と、前記第1 絶縁層上方に第1の導電層、酸化物誘電体層、第2の導電層を順に形成する工程 と、前記第2の導電層、前記酸化物誘電体層、前記第1の導電層をパターニング することにより、前記第2の導電層からなる上部電極、前記酸化物誘電体層から なる誘電体層、第1の導電層からなる下部電極を有するキャパシタを形成する工 程と、前記キャパシタ及び前記第1絶縁層の上方に第2絶縁層を形成する工程と 、前記第2絶縁層のうち前記上部電極の上にホールを形成する工程と、前記半導 体基板を加熱した状態で、活性化された酸素を前記ホールを通して前記キャパシ タに供給する工程とを有することを特徴とする半導体装置の製造方法により解決 される。

[0017]

本発明によれば、キャパシタを有する半導体基板を加熱しながら、活性化された酸素、例えば酸素ラジカルをキャパシタ上部電極上のホールを通してキャパシタに供給するようにしている。

[0018]

これにより、キャパシタ上部電極上のホールを通して酸素がキャパシタ内に浸透しやすくなるので、キャパシタの酸化物誘電体層への十分な量の酸素供給が可能になり、ホールが小さくなっても酸素アニールによるキャパシタの特性の改善が図れる。

[0019]

酸素を活性化する方法としては、例えば、酸素系ガスに紫外線を照射する方法と、酸素系ガスにマイクロ波を照射する方法がある。酸素系ガスは、 0_2 、 N_2 0、 N_2 0、 N_3 0 、 N_3 0 N_3

[0020]

紫外線照射のために225.0 nmと187.5 nmに波長ピークを有する紫外線ランプを使用する場合には、 0_2 は波長225.0 nmの紫外線によってオゾン (0_3) となり、そのオゾンは波長187.5 nmの紫外線によって酸素ラジカルとなり、これによって酸素が酸化物誘電体層により結合しやすい状態となる。また、紫外線照射のためにエキシマUVランプを用いる場合には、波長172.5 nmの紫外線によって 0_2 は酸素ラジカルになる。

[0021]

さらに、マイクロ波を酸素系ガスに照射する場合には、酸素は活性化されてキャパシタへの浸透性が高くなる。

[0022]

【発明の実施の形態】

以下に本発明の実施形態を図面に基づいて説明する。

(第1の実施の形態)

図2~図7は本発明の第1実施形態の半導体装置の製造方法を工程順に示す断面図である。

[0023]

図2(a) に示す断面構造を形成するまでの工程を説明する。

[0024]

まず、n型又はp型のシリコン(半導体)基板1の活性領域(トランジスタ形成領域)の周囲にLOCOS (Local Oxidation of Silicon) 法により素子分離絶縁層2を形成する。なお、素子分離絶縁層2としてSTI(Shallow Trench Is olation)構造を採用してもよい。

[0025]

続いて、シリコン基板1のメモリセル領域の活性領域にp型不純物を導入して pウェル3を形成する。さらに、シリコン基板1の活性領域表面を熱酸化して、 ゲート絶縁層4となるシリコン酸化層を形成する。

[0026]

次に、シリコン基板1の上側全面に非晶質又は多結晶のドープトシリコン層とシリサイド層を順に形成し、これらのシリコン層及びシリサイド層をフォトリソグラフィ法によりパターニングして、ゲート電極5a,5bを形成する。なお、シリサイド層としてタングステンシリサイド、コバルトシリサイドなどの層がある。

[0027]

メモリセル領域における各 p ウェル 3 上には 2 つのゲート電極 5 a , 5 b が間隔をおいてほぼ平行に配置され、それらのゲート電極 5 a , 5 b はワード線の一部を構成している。

[0028]

その後に、pウェル3のうちゲート電極5a, 5bの両側にn型不純物をイオン注入して、nチャネルMOSトランジスタのソース/ドレインとなるn型不純物拡散領域6a, 6b, 6cを形成する。

[0029]

続いて、シリコン基板1の全面に絶縁層を形成した後、その絶縁層をエッチバ

ックしてゲート電極 5 a , 5 b の両側部分にのみ側壁絶縁層 7 として残す。その 絶縁層として、例えばC V D 法により酸化シリコン (SiO₂) を形成する。

[0030]

さらに、ゲート電極 5a, 5bと側壁絶縁層 7をマスクに使用して、pウェル 3内に再び n型不純物イオンを注入することにより n型不純物拡散領域 $6a\sim6$ c E L D D 構造にする。

[0031]

以上のように、メモリセル領域では、一方のゲート電極5a、n型不純物拡散 領域6a,6b等によって第1のMOSトランジスタが構成され、また、他方の ゲート電極5b、n型不純物拡散領域6b,6c等によって第2のMOSトラン ジスタが構成される。

[0032]

次に、全面に高融点金属層を形成した後に、この高融点金属層を加熱してp型 不純物拡散領域6a~6cの表面にそれぞれ高融点金属シリサイド層8a~8c を形成する。その後、ウエットエッチングにより未反応の高融点金属層を除去す る。高融点金属としてコバルト、タンタルなどがある。

[0033]

その後に、プラズマCVD法により、シリコン基板1の全面に酸化防止絶縁層9として酸窒化シリコン(SiON)層を約200nmの厚さに形成する。さらに、TEOSガスを用いるプラズマCVD法により、酸化防止絶縁層9上に第1層間絶縁層10として二酸化シリコン(SiO2)を約600nmの厚さに成長する。

[0034]

さらに、第1層間絶縁層10を化学的機械研磨(CMP)法により薄くしてその表面を平坦化する。第1層間絶縁層10の研磨量は、素子分離絶縁層2の上に約785nm残るようにする。

[0035]

次に、図2(b) に示すように、第1層間絶縁層10の上にルチル型結晶構造の酸化チタン層11を形成する。酸化チタン層11は、第1層間絶縁層10上にチタン層をスパッタ法により約20nmの厚さに形成した後に、チタン層を熱酸化

することにより形成される。そのチタン層の熱酸化は、RTA(rapid thermal a nnealing) 装置を用いて、例えば、酸素雰囲気中で基板温度700 $\mathbb C$ 、60 $\mathbb M$ 間の条件で行う。これにより酸化されたチタン層は、厚さ約50 n mの酸化チタン層11 となり、その上面には(200)面が表れる。

[0036]

次に、図2(c) に示す構造を形成するまでの工程を説明する。

[0037]

まず、スパッタ法によって、酸化チタン層11の上に、第1の導電層12としてプラチナ(Pt)層を形成する。Pt層の厚さを100~300nm程度、例えば150nmとする。ここで、酸化チタン層11は、第1の導電層12と第1の層間絶縁層10との密着性を改善する役割を果たす。なお、酸化チタン層11と第1の導電層12の代わりにチタン層とプラチナ層を形成してもよい。

[0038]

第1の導電層12としては、プラチナに限られるものでなく、イリジウム、ルテニウム等の貴金属層、又は、酸化ルテニウム、酸化ルテニウムストロンチウム ($SrRuO_3$)等の貴金属酸化層であってもよい。

[0039]

次に、スパッタリング法により、強誘電体層13としてPLZT(lead lantha num zirconate titanate; (Pb $_{1-3x/2}$ La $_x$)(Zr $_{1-y}$ Ti $_y$)0 $_3$) を第1の導電層12の上に $100\sim300$ nmの厚さ、例えば180nmに形成する。

[0040]

なお、強誘電体層 130 形成方法は、その他に、スピンオン法、MOD (metalorganic deposition)法、MOCVD (有機金属CVD) 法、ゾル・ゲル法などがある。また、強誘電体層 130 材料としては、PLZT の他に、PLCSZT、PZT のような他のPZT 系材料や、 $SrBi_2Ta_2O_9$ 、 $SrBi_2(Ta,Nb)_2O_9$ 等のBi 層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。

[0041]

続いて、強誘電体層13を構成するPLZT層を酸素含有雰囲気中でRTA(Rapid Thermal Annealing) により結晶化する。RTAの条件は、例えば、585

 \mathbb{C} 、90秒間、昇温速度 $125\mathbb{C}/\mathrm{sec}$ である。なお、酸素含有雰囲気中には酸素とアルゴンが導入され、酸素濃度は例えば2.5%である。

[0042]

続いて、強誘電体層13の上に第2の導電層14としてイリジウム(Ir)と酸化イリジウム(IrO_x)層をスパッタ法により順に形成して総厚を100~300nmの厚さ、例えば150nmの厚さとする。なお、第2の導電層14として、プラチナ層、酸化ルテニウムストロンチウム(SRO)層、その他の金属層をスパッタ法により形成してもよい。

[0043]

その後に、RTAにより強誘電体層 13 の結晶性を酸素含有雰囲気中で改善する。RTAの条件は、例えば、725 $\mathbb C$ 、20 秒間、昇温速度 125 $\mathbb C$ / sec である。なお、酸素含有雰囲気中には酸素とアルゴンが導入され、酸素濃度は例えば 1.0% である。

[0044]

次に、図3(a) に示す構造を形成するまでの工程を説明する。

[0045]

まず、レジストパターン(不図示)を用いてフォトリソグラフィー法により第2の導電層14をパターニングすることによって第1、第3のn型不純物拡散領域6a,6cの近傍の素子分離絶縁層2の上方にキャパシタQの上部電極14aを形成する。なお、第1のn型不純物拡散領域6aの近傍のキャパシタQは、第3のn型不純物拡散領域6cの近傍のキャパシタQと同じ構成となるので図において省略されている。

[0046]

レジストパターンの除去後に、温度 650 \mathbb{C} 、 60 %間の条件で、強誘電体層 13 を酸素雰囲気中でアニールする。このアニールは、スパッタリング及びエッチングの際に入ったダメージから強誘電体層 12 の質を回復させるために行われる。

[0047]

続いて、メモリセル領域において、上部電極14a及びその周辺にレジストパ

ターン (不図示)を形成した状態で強誘電体層 13をエッチングし、これにより 残った強誘電体層 13をキャパシタQの誘電体層 13 a とする。その後に、レジ ストパターンは除去される。

[0048]

次に、図3(b) に示すように、上部電極14a、誘電体層13a及び第1の導電層12の上に、エンキャップ層15として、PZT層をスパッタリング法により約20nmの厚さに形成する。エンキャップ層15は、還元され易い誘電体層13aを水素から防御する機能を有し、水素が誘電体層13a内部に入ることをブロックするために水素をトラップし易いPZTから形成される。エンキャップ層15は、キャパシタ保護絶縁層であり、アルミナ層、酸化チタン層、その他、水素をトラップ又はブロックし易い層であってもよい。

[0049]

その後に、酸素雰囲気中で、700 \mathbb{C} 、60 秒間、昇温速度 125 \mathbb{C}/sec の条件で、エンキャップ層 15 を急速熱処理する。

[0050]

さらに、エンキャップ層15の上にレジスト16を塗布し、これを露光、現像 して上部電極14a及び誘電体層13aの下の領域を含む下部電極形成領域に残 す。

[0051]

次に、図4(a)に示すように、レジスト16をマスクに使用して、エンキャップ層15、第1の導電層12及び酸化チタン層11をエッチングし、これにより上部電極14aの下方に残された第1の導電層12をキャパシタの下部電極12aとして使用する。

[0052]

そのレジスト16を除去した後には、図4(b)に示すように、下部電極12a、誘電体層13a、上部電極14aからなるキャパシタQが第1の層間絶縁層10の上に現れる。

[0053]

この後に、エッチングにより受けたダメージから誘電体層13aを元の状態に

回復させるために、例えば、酸素雰囲気中で温度650℃、60分間の条件でキャパシタQをアニールする。

[0054]

次に、図5(a) に示すように、エンキャップ層15、キャパシタQ及び第1層間絶縁層10の上に、第2層間絶縁層17として厚さ1500nm程度の $Si0_2$ 層を形成する。第2層間絶縁層17の成長は、例えばシラン(SiH_4)を用いてCVD法により形成されてもよいし、TEOSを用いてプラズマCVD法により形成されてもよい。第2層間絶縁層17を成長する際の基板温度は $300\sim450$ 程度である。

[0055]

続いて、第2層間絶縁層17の上面をCMP法により平坦化する。

[0056]

次に、図5(b)に示すように、第2層間絶縁層17、エンキャップ層15、第1層間絶縁層10及び酸化防止絶縁層9をフォトリソグラフィー法によりパターニングしてn型不純物拡散層6a~6cの上と下部電極12aのコンタクト領域の上にそれぞれ第1~第4のコンタクトホール17a~17dを形成する。第1及び第2層間絶縁層10,17等は、CF系ガス、例えばCF4にArを加えた混合ガスを用いてエッチングされる。

[0057]

次に、第2層間絶縁層17の上とコンタクトホール $17a\sim17d$ の内面にスパッタリング法によりチタン(Ti)層を20nm、窒化チタン(TiN)層を50nmの厚さに形成し、これらの層を導電性の密着層とする。さらに、フッ化タングステンガス(WF $_6$)、アルゴン、水素の混合ガスを使用するCVD法により、密着層の上にタングステン層を形成する。なお、タングステン層の成長初期にはシラン(SiH $_4$)ガスも使用する。タングステン層は、各コンタクトホール $17a\sim17d$ を完全に埋め込む厚さとする。

[0058]

その後に、図 6 (a) に示すように、第 2 層間絶縁層 1 7上のタングステン層と密着層をCMP法により除去し、各コンタクトホール 1 7 a \sim 1 7 d 内にのみ残

す。これにより、第 $1\sim$ 第4のコンタクトホール17 $a\sim$ 17d内のそれぞれに残されたタングステン層と密着層を第 $1\sim$ 第4の導電プラグ18 $a\sim$ 18dとして使用する。

[0059]

なお、各 p ウェル 3 において、 2 つのゲート電極 5 a , 5 b に挟まれる n 型不純物拡散領域 6 b 上の第 2 の導電プラグ 1 8 b はその上方に形成されるビット線に電気的に接続され、さらに、第 2 の導電プラグ 1 8 b の両側方の第 1、第 3 の導電プラグ 1 8 a , 1 8 c は、それぞれ後述する配線を介してキャパシタ Q の上部電極 1 4 a に電気的に接続される。

[0060]

その後に、図 6 (b) に示すように、第 2 層間絶縁層 1 7 と導電プラグ 1 8 a \sim 1 8 d の上に、プラズマC V D法によりSiON層を例えば約 1 0 0 n mの厚さに形成する。このSiON層は、シラン(SiH $_4$)と N_2 O の混合ガスを用いて形成され、プラグ 1 8 a \sim 1 8 d の酸化を防止するための酸化防止層 1 9 として使用される。

[0061]

さらに、フォトリソグラフィー法により酸化防止層 19 と第 2 層間絶縁層 17 とエンキャップ層 15 をパターニングして、キャパシタQの上部電極 13 a 上に一辺が 0. $35\sim0$. 50 μ mの略四角の平面形状の第 5 のコンタクトホール 17 e を形成する。

[0062]

次に、図8に示すRTA装置内にシリコン基板1を入れる。RTA装置は、シリコン基板1を入れるチャンバ21と、チャンバ21内でシリコン基板1を載置するサセプタ22と、サセプタ22の下でシリコン基板1を加熱するヒータ(加熱器)23と、サセプタ22の上方に配置された複数の赤外線ランプ24と、複数の赤外線ランプ24の隙間に配置されたUVランプ25と、チャンバ21に設けられたガス導入口26、排気口27とを有している。UV(紫外線)ランプ25として、波長225.0nmと波長187.5nmでピークが存在するものがある。

[0063]

チャンバ21内において、サセプタ22上にシリコン基板1を載置し、ガス導入口26を通して酸素 (0_2) を1.0リットル/分、窒素 (N_2) を9.0リットル/分の流量で導入し、さらにチャンバ21内の圧力を大気圧とする。また、シリコン基板1をヒータ23と赤外線ランプ24とUVランプ25により300~450℃、例えば350℃に加熱する。この場合、UVランプ24からの紫外線は第2層間絶縁層17及びコンタクトホール17eに向けて照射される。なお、窒素の代わりに、アルゴン、その他の不活性ガスを導入してもよい。

[0064]

これにより、第2層間絶縁層17及びコンタクトホール17eの表面では、 0_2 は波長225.0nmの紫外線によってオゾン(0_3)に変えられ、さらに、 0_3 は波長187.5nmの紫外線により活性酸素ラジカル(0^*)に変えられる。活性酸素は、コンタクトホール17eが小さくても上部電極14aを通して誘電体層13aに浸透し易い。この結果、誘電体層13aには十分に酸素が供給されることになる。

[0065]

なお、UVランプ 24 としてエキシマUVランプを使用してもよい。エキシマUVランプからは、波長 172. 5 n m の紫外線が第2層間絶縁膜 <math>17 及びコンタクトホール 17 e に照射され、その紫外線により照射された 0_2 は活性酸素に変わる。

[0066]

このような紫外線を酸素に照射する条件で、図7(a)に示すように、コンタクトホール17eを通してキャパシタQを例えば30分間で酸素アニールして、誘電体層13aの質を改善する。この場合、導電プラグ18a~18dは酸化防止層19によって酸化が防止される。ただし、そのようなアニール条件では、従来よりも温度が低いので、酸化防止層19を透過する導電プラグ18a~18dの酸化が従来よりも進みにくいので酸化防止層19を100nmより薄くしてもよい。

[0067]

その後に、CF系のガスを用いて酸化防止層19をエッチバックする。

[0068]

次に、第2層間絶縁層17、導電プラグ18a~18dの上と、上部電極14 a上のコンタクトホール17eの中に導電層をスパッタ法により形成する。導電 層として、例えば、窒化チタン層、銅含有アルミニウム層、チタン層、窒化チタ ン層を順に形成した多層金属構造が採用される。銅含有アルミニウム層での銅の 含有量は例えば0.5 atoms%である。

[0069]

続いて、図7(b)に示すように、導電層をフォトリソグラフィー法によりパターニングすることにより、コンタクトホール17eを通してキャパシタQの上部電極14aと第3の導電プラグ18cを電気的に接続する配線20cが第2層間絶縁層17上に形成される。これと同時に、pウェル3の上の2つのゲート電極5a,5bの間にある第2の導電プラグ18bの上には導電パッド20bが形成される。また、キャパシタQの下部電極12a上の導電プラグ18dの上には、別の配線20dが形成されている。さらに、第1の導電プラグ18aの上には、図示しない別のキャパシタの上部電極に接続されるさらに別の配線20aが形成される。

[0070]

この後に、第3層間絶縁層、二層目の導電プラグ、ビット線、カバー層などを 形成するが、その詳細は省略する。

[0071]

上記した実施形態によれば、キャパシタQを覆う第2層間絶縁層17のうち上部電極14aの上にコンタクトホール17eを形成した後に、コンタクトホール17eを通してキャパシタQに酸素を供給する際に紫外線をコンタクトホール17e及び第2層間絶縁膜17に向けて照射するようにしている。

[0072]

これにより、第2層間絶縁層17の表面での酸素が活性化して、コンタクトホール17eを通したキャパシタQへの酸素の供給が促進され、強誘電体層13aに十分な量で酸素が導入される。従って、コンタクトホール17eを形成する場合などに受けたダメージからキャパシタQの誘電体層13aの質が回復され、キ

ャパシタQの特性が改善される。

[0073]

ところで、上部電極14aの上にコンタクトホール17eを通してキャパシタ Qに酸素を供給する際に、図9に示すようなマイクロ波キュア装置を用いてもよ い。図9のマイクロ波キュア装置は、シリコン基板1を入れる真空チャンバ31 と、真空チャンバ31内でシリコン基板1を支持するサセプタ32と、シリコン 基板1を下から加熱するヒータ(加熱器)33と、シリコン基板1の上方に配置 され且つマイクロ波電源に接続される導電性コイル34と、真空チャンバ31に 設けられたガス導入口35、排気口36とを有している。

[0074]

チャンバ31内において、サセプタ32上にシリコン基板1を載置し、ガス導入口35を通して酸素 (0_2) を1. 0 リットル/分、窒素 (N_2) を9. 0 リットル/分の流量で導入し、内部を減圧して1 Pa程度の圧力とする。さらに、導電性コイル34からマイクロ波を第2層間絶縁層17に向けて照射するとともに、シリコン基板1をヒータ33とマイクロ波により300~450℃、例えば350℃に加熱する。

[0075]

これにより、第2層間絶縁層17の表面では、 0_2 が酸素ラジカルに変わらないが、 0_2 はマイクロ波によって活性化する。これにより、キャパシタQの上部電極 14 a 上のコンタクトホール17 e が小さくても、コンタクトホール17 e を通して誘電体層13 a へ酸素が浸透しやすくなり十分に酸素が供給されることになる。

[0076]

このような条件でコンタクトホール17eを通して例えば30分間、キャパシタQを酸素アニールすることにより、誘電体層12aの質が改善される。

[0077]

次に、 50μ m× 50μ mの平面形状の上部電極14aを有するキャパシタQを形成し、キャパシタQの上に第2層間絶縁層17を形成し、さらに、上部電極14aの上に約 0.5μ m× 0.5μ mの平面形状のコンタクトホール17eを

形成した後に、上部電極14aに対する酸素アニールの条件を変えることによりキャパシタQの分極電荷量Qswがどのように相違するかを調査したところ、図10に示すような結果が得られた。

[0078]

図10において、「ref」は、従来技術による酸素アニールを示し、大気圧の酸素雰囲気中で550℃で60分間の条件でコンタクトホール17eを通してキャパシタQをアニールした結果を示している。また、図10において、「UV」は、大気圧中で酸素1.0リットル/分、窒素9.0リットル/分の流量でそれぞれ導入されたチャンバ21内でエキシマUVランプからの波長172.5 nmの紫外線を第2層間絶縁層17及びコンタクトホール17eに向けて照射し、基板加熱温度を350℃とした条件でキャパシタQを酸素アニールした結果を示している。さらに、図10において、「μ」は、酸素1.0リットル/分、窒素9.0リットル/分の流量でそれぞれ導入された圧力1Paのチャンバ31内でマイクロ波を第2層間絶縁層17及びコンタクトホール17eに向けて照射し、基板加熱温度を350℃とした条件でキャパシタQを酸素アニールした結果を示している。

[0079]

図10によれば、酸素に紫外線又はマイクロ波を照射することによりキャパシタの分極電荷量は、従来条件で酸素アニールされたキャパシタの分極電荷量に比べて高くなっている。それらの条件のうち、酸素にUVを照射する条件の酸素アニールがキャパシタ特性を向上するのに最も効果がある。

[0080]

図10によれば、本実施形態の酸素アニールによる分極電荷量の効果と従来技 術の酸素アニールによる分極電荷量の効果の差は僅かのようにも読める。

[0081]

しかし、図10の実験に使用したキャパシタQの大きさに対するコンタクトホール17eの大きさの割合が実デバイスに比べて極めて小さいので、実デバイスでのキャパシタ特性改善の効果としては大きいといえる。

[0082]

なお、上記した実施形態において、酸素アニールの際に紫外線又はマイクロ波を酸素に照射することを、他の酸素アニール工程で採用してもよい。但し、強誘電体層13の結晶化アニールは、紫外線又はマイクロ波の照射を採用せずに、従来の条件で行われる。

[0083]

ところで、上記した実施形態では、下部電極12aと第2層間絶縁層17上の配線20dとの電気的接続のために、コンタクトホール17d内に導電プラグ18dが形成されている。しかし、その導電プラグ18dを用いずに、配線20dをコンタクトホール17dを通して直に下部電極12aに接続してもよい。この場合には、上部電極14a上のコンタクトホール17eと下部電極12a上のコンタクトホール17dは同時に開口され、それらのコンタクトホール17d、17eを通して酸素ラジカル又は活性化酸素がキャパシタQに供給される。

[0084]

なお、酸素アニールの際に、 0_2 とともに又は 0_2 の代わりに、 N_2 0 と $N0_2$ のいずれかを用いてもよい。

(第2の実施の形態)

本実施形態では、スタック型のキャパシタを有するメモリセルの形成工程について説明する。

[0085]

図11、図12は、本発明の第2実施形態に係る半導体装置の製造工程を示す 断面図である。

[0086]

次に、図11(a) に示す断面構造を形成するまでの工程を説明する。

[0087]

まず、n型又はp型のシリコン(半導体)基板41のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、その中に酸化シリコン(SiO₂)を埋め込んで素子分離絶縁層42を形成する。そのような構造の素子分離絶縁層42は、STI(Shallow Trench Isolation)と呼ばれる。なお、LOCOS (Local Oxidation of Silicon) 法により形成した絶縁層を素子分

離絶縁層として採用してもよい。

[0088]

続いて、メモリセル領域におけるシリコン基板41のトランジスタ形成領域に p型不純物を選択的に導入してp型ウェル41aを形成する。

[0089]

さらに、シリコン基板1のp型ウェル41aの表面を熱酸化して、ゲート絶縁層43となるシリコン酸化層を形成する。

[0090]

次に、シリコン基板41の上側全面に非晶質又は多結晶のシリコン層とタングステンシリサイド層を順次形成する。その後に、シリコン層とタングステンシリサイド層をフォトリソグラフィ法によりパターニングして、メモリセル領域のウェル41a上にゲート電極44a,44bを形成する。それらのゲート電極44a,44bはゲート絶縁層43を介してシリコン基板41の上に形成される。

[0091]

なお、メモリセル領域では、1つのp型ウェル41 a上には2つのゲート電極 44 a, 44 bが並列に形成され、それらのゲート電極 44 a, 44 bはワード線の一部を構成する。

[0092]

次に、p型ウェル1 aのうちゲート電極44a, 44bの両側にn型不純物、 例えばリンをイオン注入してソース/ドレインとなる第1~第3のn型不純物拡 散領域45a~45cを形成する。

[0093]

さらに、CVD法により絶縁層、例えば酸化シリコン(SiO₂)層をシリコン基板1の全面に形成した後に、その絶縁層をエッチバックしてゲート電極44a,44bの両側部分に絶縁性のサイドウォールスペーサ46として残す。

[0094]

続いて、p型ウェル41aにおいて、ゲート電極44a,44bとサイドウォールスペーサ46をマスクに使用して、第1~第3のn型不純物拡散領域45a~45cに再びn型不純物をイオン注入することにより、第1~第3のn型不純

物拡散領域45a~45cにそれぞれ不純物高濃度領域を形成する。

[0095]

なお、1つのp型ウェル41aにおいて、2つのゲート電極44a,44bの間の第2のn型不純物拡散領域45bは後述するビット線に電気的に接続され、ウェル41aの両端側寄りの第1、第3のn型不純物拡散領域45a,45cは後述するキャパシタの下部電極に電気的に接続される。

[0096]

以上の工程により、p型のウェル4 1 aにはゲート電極4 4 a, 4 4 bとLD D構造のn型不純物拡散領域4 5 a \sim 4 5 c を有する2 つのn型のMOSトランジスタ T_1 , T_2 が1 つのn型不純物拡散領域4 5 a を共通にして形成される。

[0097]

次に、MOSトランジスタ T_1 , T_2 を覆う酸化防止絶縁層47として約200nmの厚さの酸窒化シリコン (SiON) 層をプラズマC V D 法によりシリコン基板41の全面に形成する。その後、TEOS ガスを用いるプラズマC V D 法により、厚さ1.0 μ m程度の酸化シリコン (SiO $_2$) を第1層間絶縁層48として酸化防止絶縁層47の上に形成する。

[0098]

続いて、例えば常圧の窒素雰囲気中で第1層間絶縁層48を700℃の温度で30分間加熱し、これにより第1層間絶縁層48を緻密化する。その後に、第1層間絶縁層48の上面を化学機械研磨(CMP)法により平坦化する。

[0099]

さらに、レジストパターン(不図示)を用いて第1層間絶縁層48と酸化防止 絶縁層7をエッチングすることにより、メモリセル領域の第1、第3のn型不純 物拡散領域45a,45cの上にそれぞれ第1,第2のコンタクトホール48a ,48cを形成する。

[0100]

次に、第1層間絶縁層48上面と第1,第2のコンタクトホール48a,48 c内面に、グルー層として厚さ20nmのチタン(Ti)層と厚さ50nmの窒化チタン(TiN)層をスパッタ法により順に形成する。さらに、 WF_6 を用いるCV

D法によって、タングステン (W) 層をグルー層上に成長してコンタクトホール 48a, 48c内を完全に埋め込む。

[0101]

続いて、タングステン層とグルー層をCMP法により研磨して第1層間絶縁層48の上面上から除去する。これにより、第1、第2のコンタクトホール48a,48c内にそれぞれ残されたタングステン層及びグルー層は、第1、第2の導電プラグ50a,50cは、それぞれ第1、第3のn型不純物拡散領域45a,45cに接続される。また、第1及び第2の導電プラグ50a,50cはそれぞれ後述するキャパシタに接続される。

[0102]

次に、第1及び第2の導電プラグ50a,50cと第1層間絶縁層48の上に第1導電層54を形成する。第1導電層54として、例えば厚さ200nmのイリジウム (IrO2)層、厚さ30nmの酸化イリジウム (IrO2)層、厚さ30nmの酸化プラチナ(PtO)層、及び厚さ50nmのプラチナ (Pt)層をスパッタにより順に形成する。

[0103]

なお、第1導電層 54 を形成する前又は後に例えば膜剥がれ防止のために第1層間絶縁層 48 をアニールする。アニール方法として、例えば、アルゴン雰囲気中で 750 \mathbb{C} 、 60 秒の RTA (rapid thermal annealing) を採用する。

[0104]

続いて、第1導電層 5 4 上に、強誘電体層 5 5 として例えば厚さ 2 0 0 n mのP Z T層をスパッタ法により形成する。強誘電体層 5 5 の形成方法は、その他に、MOD (metal organic deposition)法、MOC V D (有機金属C V D) 法、ゾル・ゲル法などがある。また、強誘電体層 1 5 の材料としては、P Z T 以外に、P L C S Z T、P L Z T のような他のP Z T 系材料や、SrBi 2 Ta 2 0 g、SrBi 2 (Ta,N b) 2 0 g 等のBi 層状構造化合物材料、その他の金属酸化物強誘電体を採用してもよい。

[0105]

[0106]

さらに、強誘電体層 55 の上に、第2 導電層 56 として例えば厚さ 200 n m の酸化イリジウム($Ir0_2$)をスパッタ法により形成する。

[0107]

次に、キャパシタ形成領域を覆うハードマスク(不図示)を第2導電層56上 に形成する。

[0108]

続いて、ハードマスクに覆われない領域の第2導電層56、強誘電体層55、第1導電層54を順次エッチングすることにより、第1層間絶縁膜48の上にキャパシタ Q_1 を形成する。この場合、第2導電層56、強誘電体層55及び第1導電層54は、ハロゲン元素を含む雰囲気中でスパッタ反応によりエッチングされる。

[0109]

キャパシタ Q_1 は、図1 1(b) に示すように、第1 導電層5 4 よりなる下部電極5 4 a と、強誘電体層5 5 よりなる誘電体層5 5 a と、第2 導電層5 6 よりなる上部電極5 6 a から構成される。

[0110]

1つのウェル41 aの上方には2つのキャパシタ Q_1 が形成され、それらの下部電極54 aはそれぞれ第1又は第2の導電プラグ50 a,50 cを介して第1又は第3のn型不純物拡散領域45 a,45 cに電気的に接続される。ハードマスクは、キャパシタ Q_1 のパターン形成後に除去される。

[0111]

次に、エッチングにより受けたダメージから強誘電体層55の質を回復させる ために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度6 50℃、60分間の条件で酸素を含むファーネス内で行われる。

[0112]

また、回復アニールとしては、第1実施形態で示したように、基板温度を30 $0\sim450$ ℃にして酸素雰囲気中で第1層間絶縁層48及びキャパシタ Q_1 に向けて紫外線又はマイクロ波を照射して行ってもよい。このような条件によれば、第1、第2の導電プラグ50a,50cを構成するタングステンは比較的低温で加熱されているので酸化されにくくなり、導電プラグ50a,50cの異常酸化の発生が抑制される。

[0113]

次に、図11(c)に示す構造を形成するまでの工程を説明する。

[0114]

まず、エンキャップ層 58 として厚さ 50 n mのアルミナをスパッタによりキャパシタ Q_1 及び第 1 層間絶縁層 48 の上に形成する。このエンキャップ層 58 は、プロセスダメージからキャパシタ Q_1 を保護するものであって、アルミナの他、PZTで構成してもよい。続いて、650 ℃で60 分間の条件でエンキャップ層 58 及びキャパシタ Q_1 をファーネス内の酸素雰囲気内でアニールする。

[0115]

その後、HDP(High Density Plasma) 装置を用いて、プラズマCVD法により、第2層間絶縁層59として厚さ1.0 μ m程度の酸化シリコン(SiO $_2$)をエンキャップ層58上に形成する。

[0116]

さらに、第2層間絶縁層59の上面をCMP法により平坦化する。この例では、CMP後の第2層間絶縁層59の残りの厚さは、上部電極16a上で300nm程度とする。

[0117]

その後に、第2層間絶縁膜59、エンキャップ層58、第1層間絶縁層48及び酸化防止絶縁層47をパターニングして、第2のn型不純物拡散領域45bの上に第3のコンタクトホール48bを形成する。さらに、第3のコンタクトホール48b内にチタン、窒化チタン、タングステンの三層構造からなる第3の導電

プラグ50bを形成する。

[0118]

次に、図12(a) に示す構造を形成するまでの工程を説明する。

[0119]

まず、第2層間絶縁層59と第3の導電プラグ50bの上に、プラズマCVD 法によりSiON層を例えば約100nmの厚さに形成する。このSiON層は、シラン (SiH_4) と N_2 0 の混合ガスを用いて形成され、第3の導電プラグ50bの酸化を防止するための酸化防止層60として使用される。

[0120]

さらに、フォトリソグラフィー法によりエンキャップ層 58 と第 2 層間絶縁層 59 と酸化防止層 60 をパターニングして、キャパシタ Q_1 の上部電極 56 a 上に一辺が $0.35\sim0.50$ μ mの略四角の平面形状のコンタクトホール 59 a を形成する。

[0121]

続いて、第1実施形態で示した方法により、コンタクトホール59 a を通して例えば30分間、紫外線又はマイクロ波が照射された酸素をキャパシタ Q_1 に供給しながら、基板温度を300~450 $\mathbb C$ 、例えば350 $\mathbb C$ で加熱して、誘電体層55 a の質を改善させる。この場合、第3の導電プラグ50 b は酸化防止層60によって酸化が防止される。

[0122]

その後に、CF系のガスを用いて酸化防止層60をエッチバックする。

[0123]

次に、第2層間絶縁層59、第3の導電プラグ50bの上と、上部電極14a 上のコンタクトホール59aの中に導電層をスパッタ法により形成する。導電層 として、例えば、窒化チタン層、銅含有アルミニウム層、チタン層、窒化チタン 層を順に形成した多層金属構造を採用する。銅含有アルミニウム層での銅の含有 量は例えば0.5 atoms%とする。

[0124]

続いて、図12(b) に示すように、導電層をフォトリソグラフィー法によりパ

ターニングすることにより、キャパシタ Q_1 の上部電極 1 4 a に電気的に接続する配線 6 2 a を形成する。これと同時に、第 2 の n 型不純物拡散領域 4 5 b の上に形成された第 3 の導電プラグ 5 0 b の上には導電パッド 6 2 b が形成される。

[0125]

この後に、第3層間絶縁層、二層目の導電プラグ、ビット線、カバー層などを 形成するが、その詳細は省略する。

[0126]

以上のようなメモリセルの形成工程において、キャパシタQ₁ の上部電極 5 6 a 上にコンタクトホール 5 9 a を形成した後の酸素アニールを、紫外線又はマイクロ波を酸素に照射しながら基板温度を 3 0 0 ~ 4 5 0 ℃の低温とした条件で行っている。従って、第1実施形態と同様に、コンタクトホール 5 9 a の寸法が小さくなってもコンタクトホール 5 9 a を通してキャパシタQ₁ への酸素の浸透を促進させてキャパシタ特性を容易に回復できるばかりでなく、比較的低温で酸素アニールが行われるので、導電プラグ 5 0 a ~ 5 0 c を構成するタングステンの異常酸化が防止又は抑制される。

[0127]

なお、酸素アニールの際に、 0_2 とともに又は 0_2 の代わりに、 N_2 0 と $N0_2$ のいずれかを用いてもよい。

(付記1) 半導体基板の上方に第1絶縁層を形成する工程と、

前記第1絶縁層上方に第1の導電層、酸化物誘電体層、第2の導電層に形成する工程と、

前記第2の導電層、前記酸化物誘電体層、前記第1の導電層をパターニングすることにより、前記第2の導電層からなる上部電極、前記酸化物誘電体層からなる誘電体層、第1の導電層からなる下部電極を有するキャパシタを形成する工程と、

前記キャパシタ及び前記第1絶縁層の上方に第2絶縁層を形成する工程と、 前記第2絶縁層のうち前記上部電極の上にホールを形成する工程と、

前記半導体基板を加熱した状態で、活性化された酸素を前記ホールを通して前 記キャパシタに供給する工程と活性化された酸素を前記ホールを通して前記キャ パシタに供給する工程と

を有することを特徴とする半導体装置の製造方法。

(付記2)前記酸素は、紫外線とマイクロ波のいずれかが照射されて活性化されることを特徴とする付記1に記載の半導体装置の製造方法。

(付記3)前記半導体基板の加熱は、前記紫外線と前記マイクロ波のいずれかだけでなくヒーターによっても行われることを特徴とする付記2に記載の半導体装置の製造方法。

(付記4)前記ヒーターは、前記半導体基板の上方に配置される赤外線ランプと 前記半導体基板の下方に配置される加熱器の少なくとも一方であることを特徴と する付記3に記載の半導体装置の製造方法。

(付記5)前記紫外線の照射によって活性化された酸素は、酸素ラジカルであることを特徴とする付記2に記載の半導体装置の製造方法。

(付記6)前記キャパシタに酸素を供給するときに、前記半導体基板を加熱する温度は300~450℃の範囲内であることを特徴とする付記1乃至付記5のいずれかに記載の半導体装置の製造方法。

(付記7)前記紫外線は、172.5 nmに波長のピークを有するエキシマUV ランプから放射されることを特徴とする付記2万至付記5のいずれかに記載の半 導体装置の製造方法。

(付記8)前記紫外線は、187.5 nmと225.0 nmに波長のピークを有する紫外線ランプから照射されることを特徴とする付記2万至付記5のいずれかに記載の半導体装置の製造方法。

(付記9)前記マイクロ波は、マイクロ波電源に接続された導電性コイルから照射されることを特徴とする付記2万至付記5のいずれかに記載の半導体装置の製造方法。

(付記10)前記酸素は、前記半導体基板が置かれる減圧雰囲気内に導入されて 前記マイクロ波が照射されることを特徴とする付記2万至付記5、付記9のいず れかに記載の半導体装置の製造方法。

(付記11)前記酸素は前記第2絶縁層の上方に不活性ガスとともに導入される ことを特徴とする付記1乃至付記10のいずれかに記載の半導体装置の製造方法 (付記12)前記第2の導電層は、イリジウムと酸化イリジウムの少なくとも一方から構成されていることを特徴とする付記1乃至付記11のいずれかに記載の半導体装置の製造方法。

(付記13)前記酸化物誘電体層は、強誘電体層であることを特徴とする付記1 乃至付記12のいずれかに記載の半導体装置の製造方法。

(付記14)前記酸素を前記キャパシタに供給した後に、前記ホールを通して前記上部電極に接続される上部電極用配線を前記第2絶縁層の上に形成する工程をさらに有することを特徴とする付記1万至付記13のいずれかに記載の半導体装置の製造方法。

(付記15)前記第2絶縁層をパターニングすることにより前記下部電極のうち前記上部電極からはみ出した領域の上面の上にコンタクトホールを形成する工程と、

前記コンタクトホールを通して前記上部電極に電気的に接続される下部電極引 出配線を前記第2絶縁層上に形成する工程と

をさらに有することを特徴とする付記1乃至付記14のいずれかに記載の半導体 装置の製造方法。

(付記16)前記コンタクトホール内に導電プラグを形成する工程をさらに有することを特徴とする付記15に記載の半導体装置の製造方法。

(付記17)前記第1絶縁層上に前記第1の導電層を形成する前に、前記下部電極の下面に接続される導電プラグを前記第1絶縁層内に形成する工程をさらに有することを特徴とする付記1乃至付記14のいずれかに記載の半導体装置の製造方法。

[0128]

【発明の効果】

以上述べたように本発明によれば、半導体基板を加熱しながら、活性化された酸素をホールを通してキャパシタに供給するようにしたので、ホールを通して酸素をキャパシタに浸透しやすく且つ結合しやすることができる。従って、キャパシタの酸化物誘電体層への十分な酸素供給が可能になり、ホールが小さくなって

も酸素アニールによるキャパシタの特性の回復を十分に図ることができる。

【図面の簡単な説明】

【図1】

図1(a)~(c)は、従来の強誘電体キャパシタの形成工程断面図である。

【図2】

図2(a) \sim (c) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その1)である。

【図3】

図3(a),(b) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その2)である。

【図4】

図4(a),(b) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その3)である。

【図5】

図5(a),(b) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その4)である。

【図6】

図 6 (a),(b) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図 (その5)である。

【図7】

図 7 (a),(b) は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その6)である。

【図8】

図8は、本発明の実施形態に用いられるRTAアニール装置の構成図である。 【図9】

図9は、本発明の実施形態に用いられるマイクロ波キュア装置の構成図である

【図10】

図10は、本発明の実施形態の酸素アニールと従来技術の酸素アニールによる

キャパシタの特性改善効果を示す図である。

【図11】

図11(a)~(c)は、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図(その1)である。

【図12】

図12(a),(b) は、本発明の第2実施形態に係る半導体装置の製造工程を示す 断面図(その2)である。

【符号の説明】


1…シリコン基板、2…素子分離絶縁層、3…pウェル、4…ゲート絶縁層、 5 a, 5 b …ゲート電極、6 a ~ 6 c … n 型不純物拡散領域、7 …側壁絶縁層、 8 a~8 c…高融点金属シリサイド層、9…酸化防止絶縁層、10,17…層間 絶縁層、12,14…導電層、12a…下部電極、14a…上部電極、13…強 誘電体層、13a…誘電体層、15…エンキャップ層、16…レジスト、17a ~17e…コンタクトホール、18a~18d…導電プラグ、19…酸化防止層 、20a, 20d…配線、20b…導電パッド、21…チャンバ、22…サセプ タ、23…ヒータ、24…赤外線ランプ、25…UVランプ、26…ガス導入口 、27…排気口、31…真空チャンバ、32…サセプタ、33…ヒータ、34… 導電性コイル、35…ガス導入口、36…排気口、41…シリコン基板、42… 素子分離絶縁層、41a…pウェル、43…ゲート絶縁層、44a,44b…ゲ 一卜電極、45a~45c…n型不純物拡散領域、46…側壁絶縁層、47…酸 化防止絶縁層、48,59…層間絶縁層、48a~48c…コンタクトホール、 54, 56…導電層、54a…下部電極、56a…上部電極、55…強誘電体層 、55a…誘電体層、58…エンキャップ層、50a~50c…導電プラグ、6 0…酸化防止層、62a…配線、62b…導電パッド。


【書類名】


図面

【図1】

従来の強誘電体キャパシタの 形成工程断面図










【図2】

本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その1)

5a、5b:ゲート電極、10:層間絶縁層









【図3】

本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その2)

(a)




(b)




【図4】

本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その3)

(a)




(b)




【図5】

本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その4)

(a)




(b)




【図6】

本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その5)

(a)









【図7】


本発明の第1実施形態に係る半導体装置の 製造工程を示す断面図(その6)






【図8】

本発明の実施形態に用いられる RTAアニール装置の構成図




【図9】

本発明の実施形態に用いられる マイクロ波キュア装置の構成図



【図10】


本発明の実施形態の酸素アニールと 従来技術の酸素アニールによる キャパシタの特性改善効果





【図11】

本発明の第2実施形態に係る半導体装置の 製造工程を示す断面図(その1)

50a,50c: 導電性プラグ









【図12】

本発明の第2実施形態に係る半導体装置の 製造工程を示す断面図(その2)





【書類名】 要約書

【要約】

【課題】キャパシタを有する半導体装置の製造方法に関し、酸化誘電体層を有するキャパシタの特性をさらに改善すること。

【解決手段】半導体基板1上の第1絶縁層10の上方に第1の導電層12、酸化物誘電体層13、第2の導電層14を順に形成する工程と、第2の導電層14、酸化物誘電体層13、第1の導電層12をパターニングすることにより上部電極14a、誘電体層13a、下部電極12aを有するキャパシタQを形成する工程と、キャパシタQ及び第1絶縁層10の上方に第2絶縁層17を形成する工程と、第2絶縁層17のうち上部電極14aの上にホール17eを形成する工程と、半導体基板1を加熱した状態で、活性化された酸素をホール17eを通してキャパシタQに供給する工程とを含む。

【選択図】 図6

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日 [変更理由] 住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社